当前位置: 资料下载中心> 成品毕业设计> 其它 >FPGA036 基于FPGA的自适应均衡器的实现研究正文

FPGA036 基于FPGA的自适应均衡器的实现研究

上传者:辅导员 下载量:0人 上传时间:2018-02-27 16:07 温馨提示:添加客服QQ530083379或QQ670023853(备注校外加油站以及购买的项目名字)成品程序另外加收100元可享受调试运行一次(包含指导配置环境,远程调试运行在你本机电脑跑起来) 优惠价:¥200

摘要

在高速通信系统或移动通信中,信道的多径效应或带宽有限性以及信道传输特性的不完善,都将导致数据流通过信道时不可避免地产生码间串扰,这将使数据通信的质量受到很严重的影响。为了克服码间串扰,常常在接收端抽样判决之前附加一个用以校正(或补偿)信号失真和畸变的可调滤波器。自适应均衡器是数字通信系统中的重要组成部分,在带宽受限且时间扩散的信道中,由于多径影响而导致的码间干扰会使得被传输的信号产生变形,从而在接收时发生误码。码间干扰被认为是在移动无线通信信道中传输高速率数据时的主要障碍,而均衡正是对付码间干扰的一项技术。均衡器能够实时地跟踪移动通信信道的时变特性,用来削弱码间干扰的信号处理。

本文以Verilog HDL语言,使用 FPGA平台设计数字均衡器,首先分析了自适应均衡器的意义及分类,阐述了均衡器的调整准则。分析了最小均方自适应均衡和符号LMS自适应均衡。

介绍了乘法器的原理和Verilog HDL语言,并采用Verilog HDL语言完成乘法器的设计。在MATLAB中完成自适应均衡器的设计,并对误比特率进行分析。

基于FPGA的自适应均衡器设计的开发工具与器件的选择,包括仿真工具、集成开发环境和FPGA器件。采用Verilog HDL硬件描述语言实现16bit自适应均衡器的设计,并在ModelSim中进行仿真。仿真结果表明,基于FPGA的自适应数字均衡器能够实时地跟踪移动通信信道的时变特性,削弱码间干扰,有效的消除信号的噪声。

关键词:FPGA 自适应均衡器 LMS

目   录

1  绪论.............................................................. 1

1.1  本课题的研究背景及意义....................................... 1

1.2  可编程器件的发展状况......................................... 2

1.3  均衡技术的发展状况........................................... 3

1.4 本文主要的研究内容........................................... 5

2  自适应均衡器原理性能研究.......................................... 5

2.1  自适应均衡器的意义及分类..................................... 5

2.2  均衡器的调节准则............................................. 6

2.2.1 峰值失真准则........................................... 6

2.2.2 均方误差MSE准则....................................... 7

2.3  最小均方 (LMS)自适应均衡..................................... 7

2.2.1 最小均方(LMS)算法...................................... 8

2.2.2 LMS算法的MATLAB仿真................................ 9

2.4  符号LMS算法............................................... 12

2.4.1 符号LMS算法的基本原理............................... 12

2.4.2 符号LMS算法的MATLAB仿真.......................... 13

2.5  自适应均衡器的MATLAB实现................................. 15

3  乘法器原理与HDL实现............................................ 18

3.1  Verilog HDL语言简介......................................... 18

3.2  数字乘法器简介.............................................. 19

3.3  乘法器的HDL实现........................................... 20

4  自适应均衡器的FPGA实现......................................... 23

4.1  开发工具与器件选择.......................................... 23

4.1.1 仿真工具Modelsim...................................... 23

4.1.2 集成开发环境 Altera Quartus II............................ 23

4.1.3 FPGA器件的选择....................................... 24

4.2  16bit自适应均衡器的Verilog实现............................... 25

4.2  自适应均衡器的ModelSim仿真................................. 28

5  总结............................................................. 30

参考文献............................................................ 31

致谢................................................................ 33


上一篇:     FPGA035 基于FPGA的电梯系统控制设计
下一篇:    FPGA037 AMI码的FPGA实现